📙
NutShell
  • README
  • 介绍
    • NutShell (果壳) 处理器核
    • 快速上手教程
  • 流水线设计细节
    • 取指级
    • 译码级
    • 发射级
    • 执行级
    • 写回级
  • 功能部件设计细节
    • 访存单元
    • CSR单元
    • 分支预测单元
    • Cache
    • TLB
  • 系统设计
    • 访存系统
    • 外设系统
    • 总线
  • 其他
    • 配套生态
    • 参数化配置
    • 调试指南
由 GitBook 提供支持
在本页
  • 内存一致性
  • 访存总线
  1. 系统设计

访存系统

上一页TLB下一页外设系统

最后更新于4年前

NutShell 的访存模型示意图如下所示:

其中, NutCore 核心的访存请求从 ICache 和 DCache 里发出, 由 Coherence Manager 维护一致性, 最后将其转换为 AXI4 总线单读写口的访存请求接入到 RAM 中.

内存一致性

NutShell 满足缓存一致性. 从维护内存一致性的角度出发, 我们将 TLB 与 DMA 的访存请求接入到 DCache 中, 而不是接入内存之前的 CrossBar 里.

访存总线

除了与 AXI4-RAM 的交互使用 AXI4 总线, 其余所有的访存请求均采用 SimpleBus 总线. 与总线相关的内容, 请参考 章节.

总线